随着芯片产业走向“后摩尔定律”时代,3D 集成技术正悄然成为突破计算芯片制造架构瓶颈的关键选项。

　　近期, 美国斯坦福大学、卡内基梅隆大学、宾夕法尼亚大学和麻省理工学院等机构的工程师合作开发首款由美国商业晶圆代工厂量产制造的新型 3D 计算芯片架构芯片, 性能比同类 2D 芯片提升约四倍、AI 工作负载性能提升 12 倍。对此, 美国斯坦福大学教授米特拉 (Subhasish Mitra) 表示, 正是 3D 技术突破, 才能实现未来 AI 系统所需的 1000 倍芯片硬件性能提升。

　　相较于美国市场, 国内面临先进工艺产能及高端 HBM (高带宽内存) 供给受限的客观产业条件, 以“空间堆叠”为核心的 3D 可重构架构, 正成为国产 AI 芯片突破性能天花板的关键技术演进方向。

　　在 12 月 20 日举行的“第四届 HiPi Chiplet 论坛” 3D IC 分论坛上, 清微智能联合创始人兼首席技术官欧阳鹏表示, 国产高端 AI 芯片有望在 2026 年通过 3D 可重构架构技术, 实现对国际主流高端 AI 芯片的超越。

　　AI 加速, 算力芯片亟待“垂直造楼”

　　随着在 AI 大模型快速迭代、算力需求指数级攀升的背景下, 芯片任务的复杂度不断提升,2.5D 单芯片的优化已显得杯水车薪, 那么,AI 芯片封装和架构层面的两大核心瓶颈也随之凸显:

　　一是“内存墙”问题。数据显示, 基于 Transformer 架构的 AI 模型参数规模大约每 2 年就会增加 240 倍, 计算过程中需存取大量中间数据和权重, 但是单个 GPU 的内存容量每 2 年仅能实现 2 倍的增长,AI 存储和带宽增长跟不上模型迭代的速度和要求。

　　二是芯片面积瓶颈问题。2.5D 技术是单一平面扩展, 布局布线资源受限, 集成密度低, 在 AI 高算力的场景下, 芯片面积无法进一步压缩, 亟待用三维集成等技术解决“小型化”瓶颈。

　　针对诸多行业挑战,2024 年计算机体系结构领域顶会 ISCA 上, 清华大学集成电路学院尹首一教授带领团队, 发表了题为《Exploiting Similarity Opportunities of Emerging Vision AI Models on Hybrid Bonding Architecture》的论文, 首次通过混合键合技术实现逻辑芯片与 DRAM 的 3D 可重构, 构建了具有超高带宽的三维 DRAM 存算一体架构, 从而提升 AI 芯片算力能效和面积效率。

　　论文显示, 与最先进的 2D/2.5D AI 加速器相比, 新架构的平均能效提升 2.89 倍至 14.28 倍, 面积效率提升 2.67 倍至 7.68 倍。引入聚类相似效应 (Clustering Similarity Effect) 优化后, 能效和面积效率的提升分别为 5.69 倍-28.13 倍, 以及 3.82 倍-10.98 倍。

　　在“第四届 HiPi Chiplet 论坛” 3D IC 分论坛上, 清微智能技术总监梁华岳博士以“三维可重构计算架构设计实践”为题发表演讲。梁华岳表示, 可重构分布式数据流计算模式与三维集成存储架构天然适配, 可充分发挥三维集成架构的效能。与二维集成技术相比, 三维可重构计算架构的有效带宽提升 10 倍。

　　中茵微电子 (北京) 有限公司创始人兼董事长王洪鹏表示, 从行业趋势来看, 随着模型规模持续提升、存储带宽需求不断增加, 以及云、边、端应用场景日趋复杂,3D ASIC 将成为 AI 领域极具价值的技术分支。他认为, 当前 3D 可重构架构的 IP 解决方案正逐步丰富, 能够进一步帮助客户节约成本、缩短设计周期, 并降低芯片设计风险。

　　上海方宜万强微电子有限公司 CEO 陈卫荣指出, 未来 AI 大模型算力的增长一定不是单芯片, 而是要多芯片、多 Chiplet、多卡、多节点方向。3D Chiplet 优势非常明显, 不仅可以降低 IP 移植成本、降低设计成本、降低开发门槛, 还能让大家专注于功能开发, 并用 Die、Chiplet 等技术解耦, 让大家做并行开发、解耦开发, 减少开发迭代周期, 降低开发成本。

　　展望未来, 清华大学集成电路学院尹首一团队胡杨老师以“晶圆级芯片计算架构与集成架构研究”为题发表主题演讲。胡杨表示,AI 大模型催生了存储容量、存储带宽以及多芯片集群协同等方面的庞大算力需求, 给整个芯片系统的设计带来了一定挑战。不仅如此,MoE (混合专家) 模型还使得多卡之间的互联与通信能力成为性能提升的关键瓶颈。基于此, 胡杨提出构建晶圆级 AI 芯片和晶圆级计算机, 从而有效提升算力密度、互联效率与通信带宽。

　　江西沃格光电（603773）集团股份有限公司副总裁兼首席战略官王鸣昕指出, 玻璃基线路板在散热、集成度、可靠性方面优于传统基板, 随着先进封装从 2.5D 走向 3D, 基于玻璃基先进封装以及异构的多片堆叠技术能助力大规模的 Chiplet 芯片集成, 同时使用玻璃板的面板嵌入技术能够优化散热性能, 减少热隔离插入损耗和集成损耗。

　　中国科学院微电子研究所研究员金仁喜以“混合键合一些表面检测需求探讨”为题发表主题演讲。他表示, 混合键合基于传统技术, 通过柔性材料的互联方式形成高互联密度结构, 而这种特殊结构对晶圆表面提出了极高要求。未来, 随着表面颗粒观测溯源与抑制研究逐步从实验室走向产业化, 异质集成、3D IC 等技术将成为芯片架构层面最理想的发展方向。

　　国产 AI 芯片“弯道超车”主战场:3D 可重构架构技术

　　不仅是学术层面, 如今,3D 可重构架构技术已经商业落地, 并有望成为中国 AI 芯片“弯道超车”的主战场。

　　弗若斯特沙利文预测, 到 2029 年, 中国的 AI 芯片市场规模将从 2024 年的 1425.37 亿元激增至 13367.92 亿元, 期间年均复合增长率为 53.7%。

　　国内市场方面, 国产 AI 芯片有望在 2026 年采用 3D 可重构新架构。作为源自清华大学的全球可重构架构计算领导者, 清微智能在 3D 可重构 AI 架构技术方面布局较早, 有充足专利储备, 并且正加速整合国内相关产业链。

　　早在 2019 年, 清微智能和清华大学团队就开展了 3D 可重构 AI 架构相关研究, 自 2023 年 1 月开始, 清微智能在中美进行 3D 芯片相关的大量专利布局。另外在产业层面, 清微智能正在与清华大学、智源研究院、智谱等上下游产业链机构共同构建国产 AI 生态。

　　凭借自研可重构计算芯片技术, 截至今年 12 月, 清微智能的可重构芯片累计出货量已超 3000 万颗,2025 年其算力卡订单累计超 3 万张, 在全国十余座千卡规模智算中心实现规模化落地。截至 2025 年上半年, 清微智能 AI 加速卡出货量位居国产商用类企业第一梯队。

　　此外, 清微智能的新一代基于 3D 可重构架构技术的云端算力产品, 计划 2026 年推出, 将全面对标国际主流的高端 AI 芯片。